Publications

Export 2 results:
Filters: Auteur is El Haroussi, M.  [Clear All Filters]
A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 
V
E. M. Haroussi, Chana, I., et Belkasmi, M., « VHDL design and FPGA implementation of a fully parallel BCH SISO decoder », in 2010 5th International Symposium on I/V Communications and Mobile Networks, ISIVC 2010, 2010.
E. M. Haroussi, Ayoub, F., et Belkasmi, M., « VHDL design and FPGA implementation of weighted majority logic decoders », in International Conference on Multimedia Computing and Systems -Proceedings, 2011.

Partenaires

Localisation

Suivez-nous sur

 

Contactez-nous

ENSIAS

Avenue Mohammed Ben Abdallah Regragui, Madinat Al Irfane, BP 713, Agdal Rabat, Maroc

  Télécopie : (+212) 5 37 68 60 78

  Secrétariat de direction : 06 61 48 10 97

        Secrétariat général : 06 61 34 09 27

        Service des affaires financières : 06 61 44 76 79

        Service des affaires estudiantines : 06 62 77 10 17 / n.mhirich@um5s.net.ma

        Résidences : 06 61 82 89 77

Contacts

    

    Compteur de visiteurs:423,916
    Education - This is a contributing Drupal Theme
    Design by WeebPal.