VHDL design and FPGA implementation of a fully parallel BCH SISO decoder

Partenaires

Contactez-nous

Télécopie : (+212) 5 37 68 60 78

Secrétariat de direction : 06 61 48 10 97

Secrétariat général : 06 61 34 09 27

Service des affaires financières : 06 61 44 76 79

Service des affaires estudiantines : 06 62 77 10 17 / n.mhirich@um5s.net.ma

CEDOC ST2I : 06 66 39 75 16

Résidences : 06 61 82 89 77

Contacts

Titre	VHDL design and FPGA implementation of a fully parallel BCH SISO decoder
Publication Type	Conference Paper
Year of Publication	2010
Authors	M. Haroussi, E, Chana, I, Belkasmi, M
Conference Name	2010 5th International Symposium on I/V Communications and Mobile Networks, ISIVC 2010
URL	https://www.scopus.com/inward/record.uri?eid=2-s2.0-78651477175&doi=10.1109%2fISVC.2010.5656415&partnerID=40&md5=4ef5d844fa95aea85bc6781b1524b50e
DOI	10.1109/ISVC.2010.5656415

LES DERNIÈRES INFORMATIONS